SciDok

Eingang zum Volltext in SciDok

Lizenz

Dissertation zugänglich unter
URN: urn:nbn:de:bsz:291-scidok-15925
URL: http://scidok.sulb.uni-saarland.de/volltexte/2008/1592/


LowPower Design Methoden für VLSI CMOS Digitalschaltungen

LowPower Design for VLSI CMOS digital circuits

Hitzelberger, Christoph

pdf-Format:
Dokument 1.pdf (11.200 KB)

Bookmark bei Connotea Bookmark bei del.icio.us
SWD-Schlagwörter: Mikroelektronik , Schaltkreistechnik , Verlustleistung , VLSI , CMOS-Schaltung
Freie Schlagwörter (Deutsch): LowPower Design
Freie Schlagwörter (Englisch): LowPower circuit design , VLSI , CMOS circuits
CCS - Klassifikation: B.7.0
Institut: Fachrichtung 7.4 - Mechatronik
Fakultät: Fakultät 7 - Naturwissenschaftlich-Technische Fakultät II
DDC-Sachgruppe: Ingenieurwissenschaften
Dokumentart: Dissertation
Hauptberichter: Xu, Chihao (Prof. Dr.)
Sprache: Deutsch
Tag der mündlichen Prüfung: 23.05.2008
Erstellungsjahr: 2007
Publikationsdatum: 05.06.2008
Kurzfassung auf Deutsch: Die vorliegende Arbeit beschreibt Methoden und Schaltungen zur Reduzierung der Verlustleistung in integrierten CMOS-Schaltungen. Dabei werden die statische und dynamische Verlustleistung betrachtet. Zur Verminderung der statischen Verlustleistung werden Konzepte und Schaltungen vorgestellt, die Einfluss auf die Thresholdspannung einzelner Transistoren nehmen. Dadurch wird eine Reduzierung des Leakagestromes, und damit der statischen Verlustleistung erzielt. Das vorgestellte Konzept hat keinen verschlechternden Einfluss auf die Geschwindigkeit der Schaltung und kann u.a auch dazu beitragen, den Stand-By Leistungsverbrauch drastisch zu vermindern. Vergleiche mit eingeführten Methoden zur Reduzierung des StandBy-Leakage-Stromes werden angestellt.
Zur Reduzierung der dynamischen Verlustleistung wird als dominanter Faktor die Versorgungsspannung verringert. Hierbei werden Faktoren wie Geschwindigkeitsanspruch an die Schaltung, Herstellungsvariationen der physikalischen Parameter des Chips und Temperatur als Parameter für eine optimale Versorgungsspannung herangezogen. Das vorgestellte System arbeitet selbstständig und kann als vorgefertigtes Makro, ähnlich den Zellen einer Standardzellenbibliothek, dem Designer anhand gegeben werden. Als Sensorwert für das System wird hierbei die Frequenz einer Ringinverterkette herangezogen. Das System bestimmt abhängig von den o.a. Faktoren eine neue Versorgungsspannung, die in den allermeisten Fällen unterhalb der Standardversorgungsspannung liegt.
Als nicht zu beeinflussende Limitierung für die Genauigkeit des Systems wird das geometrische Matching ausgemacht. Unter Berücksichtigung dieses Faktors können Einsparungen im Bereich von ca. 20% hinsichtlich des dynamischen Leistungsverbrauchs über eine Chipmarge mit typischer Parameterspreizung erreicht werden.
Im Anschluss werden Schaltungen zur Wandlung der Versorgungsspannung betrachtet. Besonderes Augenmerk wird hierbei auf die Eignung in LowPower-Umgebungen gelegt, weshalb der Eigenleistungsverbrauch der Wandlerschaltungen in den Focus tritt.
Konzepte mit geringer Komplexität sind diesbezüglich besonders geeignet. Aufgrund des Einsatzes in LowPower-Applikationen mit möglichem Batterie- oder Akkubetrieb erweist sich unter den betrachteten Low-Power DC-DC-Konvertern der Boost-Konverter als vorteilhaft, da damit die Akkuleistung sehr effizient ausgenutzt werden kann.
Abschließend erfolgt eine Zusammenfassung der Ergebnisse und Überlegungen, welche Untersuchungen zukünftig angestellt werden können, wie z.B. die Intergation zusätzlicher Temperatursensoren zur Erhöhung der Genauigkeit, oder die Untersuchung weiterer Prozesse zur Qualifizierung der vorgestellten Systeme zur Verlustleistungsreduktion.
Kurzfassung auf Englisch: This thesis describes methods and circuits for the reduction of the the energy dissipation in integrated CMOS circuits. The static and dynamic energy dissipation are considered. Concepts and circuits, which influence the threshold-voltage of transistors and lead to a reduction of the leakage-current are presented . These result in a reduction of the static energy dissipation. The presented concept does not impact the circuit-performance and can contribute to drastic decrease in stand-by power consumption. Comparisons with state-of-the-art methods for reducing the leakage-current are employed.
To reduce the dynamic energy dissipation, supply voltage, beeing the main factor, is reduced. Speed specification, manufacture variations of the physical parameters of the chip and the chip-temperature are the parameters, that determine the optimal supply voltage. The presented system works independently and can be implemented as a macrocell, similarly to the cells of a standard-library. The frequency of a ring inverter chain is considered to be the set value for the system. The system determines a new supply voltage, which is in most cases below the standard supply voltage. The geometrical mismatch of the integrated transistors limits the accuracy of the system. With consideration of this factor power-savings within the range of approximately 20% of the dynamic power consumption can be achieved, considering a chip margin with typical parameter spreading.
The next chapter deals with circuits for voltage-conversion. Special attention is paid to the suitability in LowPower environments.
Therefore the analyses focus in the consumption of the DC-DC converter circuits itself. Concepts with low complexity are particularly suitable. For LowPower applications with (rechargeable) battery power supply the boost converter is particularly interesting, because it can use more battery capacity than buck-converters.
Finally a summary of the results is given as are considerations, of what kinds of investigations could be employed in the future.
Lizenz: Veröffentlichungsvertrag für Dissertationen und Habilitationen

Home | Impressum | Über SciDok | Policy | Kontakt | Datenschutzerklärung | English